Wir schreiben das Testbench-Modul und führen die Simulation in der ModelSim-Umgebung von Altera aus.
Notwendig
- - Computer;
- - installierte Entwicklungsumgebung Quartus II + ModelSim.
Anweisungen
Schritt 1
Der erste Schritt besteht darin, sicherzustellen, dass der Pfad zum ModelSim-Tool in der Quartus II-Entwicklungsumgebung angegeben ist. Öffnen Sie dazu das Menü Extras -> Optionen. Gehen Sie in den Optionen zu Allgemein -> EDA-Tool-Optionen. Wir finden das ModelSim-Altera-Feld und geben C:\altera\13.0sp1\modelsim_ase\win32aloem ein oder suchen durch Anklicken des Buttons mit den drei Punkten auf unserem Rechner nach diesem Verzeichnis. Natürlich haben Sie für eine andere als meine Quartus-Version Ihren eigenen Pfad zum Verzeichnis "win32aloem".
Schritt 2
Sie haben ein Projekt für ein FPGA in Quartus II. So schreiben Sie Tests oder Testbenches (Testbench) - dies ist ein Thema für einen separaten Artikel. Nehmen wir vorerst an, dass Ihre Testbench bereits geschrieben wurde. Jetzt müssen Sie der Entwicklungsumgebung mitteilen, welchen Test Sie bei der Simulation verwenden möchten. Öffnen Sie dazu die Einstellungen über das Menü Zuordnungen -> Einstellungen … Klicken Sie im sich öffnenden Fenster im Bereich EDA Tool Einstellungen -> Simulation auf die Schaltfläche Prüfstände … Hier können Sie übrigens einstellen mehrere Tests durchführen und beim Kompilieren des Projekts auf den gewünschten umschalten.
Schritt 3
Ein Fenster zum Bearbeiten von Tests hat sich geöffnet. Wir haben noch keine Prüfstände erstellt, daher ist die Liste leer. Klicken Sie auf die Schaltfläche Neu … Im sich öffnenden Fenster müssen Sie die Testeinstellungen vornehmen.
Klicken Sie links neben dem Feld auf die Schaltfläche mit den drei Punkten. Wählen Sie die Datei mit dem Testbench-Code aus und klicken Sie auf Öffnen. Klicken Sie nun auf die Schaltfläche Hinzufügen. Der Test erschien in der Liste der Tests.
Legen Sie anschließend im Feld den Namen des Moduls der obersten Ebene fest, das in Ihrer Testbench definiert ist. Sie können einen beliebigen Namen in das Feld eingeben, standardmäßig wird dieser automatisch mit dem Namen des Moduls erstellt.
Das war's, wir haben die grundlegenden Testeinstellungen eingestellt. Klicken Sie zweimal auf OK. Jetzt ist unser Test in der Dropdown-Liste der Prüfstände aufgetaucht. Klicken Sie erneut auf OK.
Schritt 4
Wenn Sie die Synthese des Projekts noch nicht gemacht haben, ist es an der Zeit, dies zu tun. Wählen Sie im Menü Processing -> Start -> Start Analysis & Synthesis, oder drücken Sie die Tastenkombination Strg + K oder klicken Sie einfach auf das entsprechende Symbol im oberen Bereich.
Schritt 5
Simulation kann gestartet werden. Wählen Sie Tools -> Run Simulation Tool -> RTL-Simulation aus dem Menü (1) oder klicken Sie auf das RTL-Simulationssymbol im oberen Bereich (2).
Schritt 6
Das ModelSim-Tool wird gestartet, das alle in Ihrer Testbench geschriebenen Anweisungen ausführt, und stoppt (wenn Sie dies mit der Direktive $ stop im Testcode ausdrücklich angegeben haben). Auf dem Bildschirm werden die Pegeldiagramme der FPGA-Ein- und Ausgangssignale angezeigt, die Sie in Ihrem Projekt beschrieben haben.
